Si5351A VFOの続き

7MHzQRP TRX用に開発していたSi5351A＆TRX制御プラグラムがほぼ書きあがったので、改めてSi5351Aの動作検証しました。

各クロック出力に0.01μFのカップリングコンデンサをつなぎ50Ω抵抗で終端。オシロで観察するといずれの出力（CLK0:BFO用4MHz、CLK1:TX用7MHz、CLK2:局発用3MHz）も±1Vの矩形波となり、オシロ内蔵のLPFで波形整形すると約0.7Vrmsの正弦波が観察されました。約10dBmの出力となります。

APB-3によるスペアナモードでの観察でも基本波は10dBm出力だったのですが、CLK2局発信号を20MHzスパンで見てみると．．．

高調波やBFO用波形以外に基本波や高調波周辺約370kHz毎にスプリアスが観察されました。 基本波に対して最大-50dBと無視できない大きさでしたが、BFOの4MHzやTX用の7MHz出力では見られません。ただ、BFOも4MHz以下に周波数を徐々に下げると同じような柱が目だってきました。

そこでプログラムをチェックしたところ、Si5351Aの設定パラメータの規定範囲を逸脱した場合このような現象になるようでした。ただPLL自体は仕様より結構広くロックするようでした。

設定パラメータをおさらいすると．．．

１．VCO周波数設定（PLLA, PLLB）

　fvco = fXTAL x (a + b / c)
　　　　a...15～90, b...0～1048575, c...1～1048575, fXTAL = 25MHz or 27MHz

２．VCO分周設定（MultiSynth0,1,2,...）

　fout = fvco / (d + e / f)
　　　　d...4～900, e...0～1048575, f...1～1048575

となります。

プログラムでは２．の分周設定を1/100に固定し、希望周波数のMHzオーダーの4倍を１．のaに代入。それからMHzオーダー以下1Hz桁までをbに代入、cを固定値250000に設定しbを可変することによって最小1Hzオーダーで可変できるようにしていました。

この方法では4MHzや7MHzであれば、aの値は各々16、28で規定範囲内に入っていますが、3MHzの場合は12と規定範囲下限の15より下回ります。この設定でも見かけ上3MHz台は出力できますが、スペアナで見るとご覧のように酷い状態になってしまいました。

そこでTX用以外はa,bの値をさらに2倍してa値を規定範囲内に収め、２．のVCO分周設定を1/200にプログラムを変更することによって妙な近接スプリアスは解消しました。

当たり前のことですが、リファレンスの規定外で使用すると何かしら不具合が起こることは覚悟ですね。というか反省＾＾；

プログラムはメッセージ記録・再生機能と設定メニューを実装することで一応の完成と相成りました。

次はいよいよアナログ部分に進みたいと思います。